Im Rahmen des Projektes wird eine Koprozessorarchitektur, basierend auf speichergekoppelten aktuellen Prozessoren, erstellt. Diese bezieht ihre Leistung aus der parallelen Nutzung mehrerer identischer Prozessoren mit der Fähigkeit, IEEE754-konform zu rechnen.

Neben der Erstellung der notwendigen Hardware ist die Implementierung ausgewählter Algorithmen, die sich besonders für die Parallelverarbeitung auf derart gekoppelten Prozessoren, welche für sich wiederum unabhängig arbeiten können, Inhalt des Projektes.